新闻  |   论坛  |   博客  |   在线研讨会
ICT 测试仪器开发理论
loof_lripa | 2008-07-14 16:02:31    阅读:80237   发布文章

ICT 测试仪器开发理论研究
(中国 东莞 Email:loof_lripa@163.com)
   我是一名普通的电子专业本科毕业生,在一个世界五百强的企业里做软硬件工程师三年,做服务器主板(世界名牌)。由于感觉到公司远远满足不了自己的求知欲望,现在跳到了另外一家公司做硬件设备的开发。
   我写这编论文的目的不在其他,在于资源共享,期待国内的有志之士也能开发出世界顶级测试仪器。看看他们的测试仪器的科技成分到底在哪里?我们国家的人完全可以开发出来每台约500万美元ICT测试仪器。
   ICT,即in circuit test,线路板内路测试,这种设备就是快速检查电路板的缺陷。在批量生产时采用的设备。
   我们所用的测试仪器的的功能无非是这几种:1、contact测试,即开路测试。
                                           2、short测试,即短路测试。
                                           3、OX/JX测试。即连接器测试(也可测BGA、IC是否空焊。
                                           4、component测试,即元件测试。元件测试分为resistance(电阻)、电容测试、电感测试。
                                           5、上电测试,即测试IC部分。还有烧录用。
具有这五种功能的设备,其价值就在500万美元每台,有前四种功能的测试仪器,也能卖到100万每台(就我所了解到的几种测试仪器来看)。再看看它们的测试原理。
contact测试
开路测试,给一定的电压,到指定的测试点,在另外指定的点上量电压,电压小于给定值,就说明该点有问题。这种电路不难吧,经典硬件电路网上大把都是。
short测试
短路测试是测试两点之间的电阻,理论和电阻测试一样,下面将详述。
OX/JX测试
上面一个感应片,下面的针点给一个AC信号,感应片感应到的信号在某一范围内,超出范围就判断为有问题。
component测试
元件测试更简单,电感可以当零电阻来计算(测试仪器都是这么干的)。给元件一端加电流,另一端测试电压(简单吧、如果想要硬件电路图,我这里有而且精确到0.03%,13642869852&Email:loof_lripa@163.com)。
      另外,并联电阻的测试也很巧妙,它是用的运算放大器的虚连、电压相等特性,测试方式如下:
  
  电阻R2两端电压相等,电流为0。所以待测电阻R1的电流就I为所给电流,这样就可以测到电压V,R1的值就为R=V/I。
利用运算放大器进行测试。由“A”点“虚地”的概念有:  

∵Ix = Iref # f  h. d+ y/ V. e j
∴Rx = Vs/ V0*Rref * F' n- O7 l+ r5 V0 N1 e9 x; m
Vs、Rref分别为激励信号源、仪器计算电阻。测量出V0,则Rx可求出。  8 e+ a0 G6 y9 A( N; M* g
若待测Rx为电容、电感,则Vs交流信号源,Rx为阻抗形式,同样可求出C或L。  1 _, \ Q  F- q" c
! ]" @4 L" Q: D0 N! I1 W+ |
上电测试,即POWER UP测试
上电测试就是测IC的功能,比如逻辑器件,就只测真值表。测IC功能有没有问题。还有所谓的boundery scan测试,即边界扫描。是给IC的引脚一个时序,在其他的脚上探测信号的测试,是测试IC的连接问题。据说是测试上很先进的一种方式。
   测试原理讲完了,这些原理就是基本的数字模拟信号的应用,想知道具体参数的可以联系我。另外,就我现在所开发的测试设备的一些知识可以简单的讲一下其硬件结构:
   硬件结构主要有两大结构:1、功能板。2、寻址板(寻址即找到指定针点)可以用以下方式:









     功能板是用来连接电脑,产生和测量电流电压信号,和控制寻址板用,可用FPGA控制。将寻址板所连接到的针位与产生的信号相连接,就可以控制到待测板的各个元件了。寻址板也可用FPGA来找到指定针点,如果针点太多128或者256,那就要用到RELAY了。
这些是一个测试仪器的原理和构造的一些描述,供有志之士参考。有不当之处请指正。另外,针点选址算法还有待解决。有问题要交流的请和我联系。我的电话是:13915096101    Email:loof_lripa@163.com   QQ:182515905。24小时提供技术支持。

*博客内容为网友个人发布,仅代表博主个人观点,如有侵权请联系工作人员删除。

参与讨论
登录后参与讨论
wuju1983  2008-12-15 11:02:57 

呵呵,樓主不是做測試的吧,這些理論很經典,很基礎.

lyle  2008-11-12 06:56:08 

看了楼主的发言,感觉不错~咱们中国能适出来是不错,可就是稳定性不行,我在这个公司的测试设备是泰瑞达和德律的,感觉还是泰瑞达我好~不过,我也很期待我们国家出现这样好的设备!~

qingcai [ 匿名]  2008-10-10 15:59:46 

yuannfdsm  2008-07-21 10:19:40 

TRST为测试复位,输入引脚,低电平有效

loof_lripa  2008-07-17 13:58:28 

boundery scan是利用JTAG的方法来测试的,JTAG(Joint Text Action Group:联合测试行动小组)是1985年制定的检测PCB和IC芯片的一个标准,1990年被修改后成为IEEE的一个标准,即IEEE1149.1-1990。通过这个标准,可对具有JTAG接口的芯片的硬件电路进行边界扫描和故障检测。具有JTAG接口的芯片,相关JTAG引脚的定义为:TCK为测试时钟输入;TDI为测试数据输入,数据通过TDI引脚输入JTAG接口;TDO为测试数据输出,数据通过TDO引脚从JTAG接口输出;TMS为测试模式选择,TMS用来设置JTAG接口处于某种特定的测试模式;TRST为测试复位,输入引脚,低电平有效。GND

最近文章
“黑洞”之我见
2024-07-04 11:53:55
AI深度学习
2024-04-20 12:11:00
推荐文章
最近访客